Ngày 29/07/2010 11:00:41 / Lượt xem: 18619 / Người đăng: biendt

Nguyên lý hoạt động của cổng Logic

Môn học kỹ thuật điện tử số cho ta hiểu được các mạch số cơ bản và phương pháp thiết kế một mạch số đơn giản. Vì vậy môn kỹ thuật số là môn cơ sở để cho ta tiến tới các môn học khác như là vi điều khiển, mạch điện tử....Hôm nay tôi sẽ trình bày cơ bản về các cổng Logic mà ta thường hay dùng nhưng cổng này trong mạch điện tử hay được sử dụng! Có 7 loại hàm trong mạch số :NOT, AND, OR, NOR, NAND , XOR , NXOR.

Chú ý : Chúng ta không thể mua được 1 cổng logic ví dụ như AND ngoài thị trường được mà chúng ta phải mua từ 4 con cổng AND đóng trong cùng 1 vỏ IC. Tại sao lại như vậy thì họ tính giá thành theo cách đóng vỏ IC.
Một số quy định về mức 0 và mức 1 :

+ Nếu IC của TTL thì điện áp vào là 5V khi đó mức 1 = 5V và mức 0 là = 0V.
+ Nếu IC của CMOS thì điện áp đầu vào Vdd  = 3V - 18V nên mức 1 = Vdd và mức 0 = 0V.

1) Cổng NOT


Kí hiệu và bảng chân lý IO được thể hiện ở hình a và b. Nguyên tắc hoạt động của nó dựa vào hiện tượng phân cực của BJT!

Cái hàm này không cần phải bàn nhiều. Nó chỉ có 1 đầu vào và 1 đầu ra. Đầu vào 0 cho đầu ra bằng 1 và ngược lại

2) Cổng AND

Hình vẽ và cấu tạo của cổng AND .



Ký hiệu của cổng AND được thể hiện trên hình vẽ hình (a) và nó được đọc A && B và kí hiệu của nó trong các mạch điện như trên hình (a). Để xét đến cổng AND này nó hoạt động thế nào bây giờ ta nhìn sơ đồ cấu trúc bên trong của con AND này. Cổng AND có hai đầu vào A,B và 1 đầu ra là tích số của A và B (Y = A.B)
Cấu tạo của nó gồm 2 con Diode và 1 con điện trở và sơ đồ cấu tạo của nó được lắp như trên hình (b).
Nguyên lý hoạt động của nó như sau : Nhìn trên hình (b) ta thấy được là nếu đầu vào A và B mà là ở mức 1 (5V) khi đó hai D1 và D2 được phân cực nghịch nên không có dòng chạy qua hai diode này nên ở A.B sẽ có điện áp bằng điện áp 5V (Mức 1). Nếu A ở mức 1  và B ở mức 0 lúc này D1 được phân cực nghịch và B được phân cực thuận nên dòng từ điện trở qua D2 làm cho ở A.B ko có dòng điện ==> A.B = 0 (0V). Tiếp tục nếu A mà ở 0V còn B ở mức 1 thì lúc này D1 được phân cực thuận và D2 được phân cực nghịch, dòng điện sẽ  từ điện trở qua D1 cũng làm cho A.B ko có dòng điện ==>A.B = 0 (0V). Trường hợp cuối cả hai đầu A và B đều ở mức 0 (0V) thì cả hai diode D1 và D2 đều phân cực thuận nên dẫn dòng từ điện trở qua 2 diode làm cho đầu A.B ko có dòng điện ==> A.B = 0 (0V).
Bảng chân lý giá trị IO của cổng AND được thể hiện như hình (c).
Hình (d) là giản đồ xung đầu vào và giản đồ xung đầu ra của cổng AND.
Qua đó cho ta nhận thấy rằng là chỉ có đầu vào A = B = 1 thì cho đầu ra mức 1 và các trường hợp còn cho ta ở mức 0.

3 ) Cổng OR

Hình vẽ và cấu tạo của cổng OR.



Kí hiệu của cổng OR được thể hiện trên hình vẽ (a) và nó được đọc là a|| b. Và nó cũng có hai tín hiệu đầu vào và 1 tín hiệu đầu ra (Y = A+ B)
Để xem con cổng OR này hoạt động như thế nào ta phải xem xét đến cấu trúc mạch bên trong của con cổng OR này. Sơ đồ cấu tạo bên trong của nó thể hiện như trên hình (b). Nó cấu tạo khá là đơn giản như mạch cổng AND nhưng cách lắp linh kiện có hơi ngược so với AND cũng chỉ gồm 1 con điện trở và 2 con diode. Một đầu điện trở được nối với (-) và một đầu được nối với đầu ra với chung (K) với hai diode.
Nguyên lý hoạt động như sau : Nếu cả hai  đầu vào A và B đều ở mức 1 thì lúc này 2 diode được phân cực thuận và dòng điện sẽ qua diode khi đó tại đầu ra A và B sẽ ở mức 1 (5V) . Dòng điện không đi xuống GND vì điện trở ở đây có trở kháng lớn.Nếu Đầu A ở mức 1 và B ở mức 0 thì D1 được phân cực thuận và D2 được phân cực nghịch. Khi đó có dòng chạy qua D1 mà không qua D2 nên A+B vẫn ở mức 1. Còn nếu A ở mức 0 và B ở mức 1 lúc đó có dòng điện chạy qua D2 mà ko có dòng chạy qua D1 nên A + B vẫn ở mức 1. Trong trường hợp cuối thì A và B đều ở mức 0 và đầu ra A+ B  ở mức 0 bởi vì khi đó 2 diode phân cực nghịch không cho dòng chạy qua diode nên A+ B không có dòng điện.
Hình (c) là bảng chân lý giá trị vào ra của cổng OR
Hình (d) là giản đồ xung và giản đồ xung đầu ra của cổng OR.
Qua đó ta cũng có 1 nhận xét chỉ có A = B = 0 thì mới cho A+B = 0 còn các các trường hợp còn lại đều cho 1.

4 ) Cổng NOR

Hình vẽ và cấu tạo của NOR.



Tôi kí hiệu phủ định của NOR của A+B là 1/A+B
Hình a thể hiện kí hiệu của cổng Logic  với cũng hai đầu vào A ,B và 1 đầu ra bằng phủ định của A+B (Y = 1/A+B). Hiểu ngầm ở đây nó là hàm phủ định của hàm OR.
Con NOR nó cấu tạo hơi khác so với OR và AND là ở chỗ là nó có thêm 1 con BJT. Và tín hiệu được lấy ra tại chân Colector của BJT. Cấu tạo của nó gồm : 3 điện trở, 2 diode , 1 BJT và BJT ở đây là BJT kênh N. Kiểu lắp mạch nó được lắp theo hình b. Nhìn vào hình vẽ ta có thể hiểu được nguyên lý hoạt động như thế nào:
Nếu A = 0 và B = 0 thì hai hai diode không được phân cực không dẫn dòng nên tại cực Bazo của BJT cũng không được phân cực vì là 0V (Điều kiện để phân cực thuận cho BJT là Ube>0V) khi đó BJT ở trạng thái khóa nên tại đầu ra của Bazo 1/A+B là ở mức 1. Còn các trường hợp còn lại cho A=0 và B=1 hay ngược lại và A=B=1 thì khi đó sẽ có 1 hoặc hai diode được phân cực dẫn dòng qua diode khi đó Bazo sẽ xuất hiện dòng điện từ A hoặc B làm cho BJT phân cực khi đó BJT sẽ mở và làm cho dòng điện tử 5V qua điện trở đi xuống toàn bộ GND nên tại đầu ra của 1/A+B không có dòng điện nên nó ở mức 0.
Hình c là bảng chân lý các giá trị của cổng NOR.
Hình d là giản đồ xung đầu vào và đầu ra của cổng NOR.
Lại có 1 sự nhận xét ở đây là chỉ có A=0 và B= 0 cho đầu ra ở mức 1 và các trường hợp còn lại cho đầu ra ở mức 0.

5) Cổng NAND

Kí hiệu , sơ đồ của NAND.



Tôi kí hiệu giá trị đầu ra của NAND là 1/A.B
Nhìn hình a là kí hiệu của cổng NAND trong các sơ đồ mạch. Nó cũng có 2 đầu vào và 1 đầu ra và giá trị đầu ra bằng phủ định của tích đầu vào A và B (Y = 1/A.B) và nó cũng tương tự như hàm NOR hầm hiểu là phủ điịnh của hàm AND.
Cấu tạo của cổng này hơi khác só với các cổng khác là nó hẳn 3 diode và 2 điện trở và kết hợp với 1 transitor. Cách lớp kiểu sơ đồ này được lắp theo hình c.Nên nhớ ở đây là BJT kênh N. Và nguyên tắc hoạt độngc ủa nó như sau:
Nếu A = 1 và B = 1 . Như vậy thì hai diode D1 và D2 sẽ phân cực nghịch không dẫn dòng khi đó D3 lại dẫn dòng từ nguồn vào Baze làm cho BJT phân cực thuận và mở hoàn toàn BJT nên khi đó dòng điện lại từ nguồn qua Colector xuống Emiter xuống đất làm cho đầu ra 1/A.B không có điện áp nên nó bằng 0V.
Nếu các trường hợp A=B=0 và A=1,B=0 hay B=1, A=0 thì lúc này hai diode D1 và D2 đều được phân cực trong từng trường hợp nên dòng điện từ nguồn qua một trong hai diode D1 và D2 xuống đất ==> không có dòng điện qua D3 do đó BJT không được phân cực khóa hoàn toàn BJT nên đầu ra của 1/A.B = 1.
Hình b là bảng biểu diễn ra trị vào ra của NAND
Hình d là bảng xung đầu vào và đầu ra của NAND
Nhận xét rằng là cái cổng này là phủ định của cổng NAND.

Còn hai hàm nữa tôi thấy nó cũng ít dùng nên tôi không đề cập đến ở đây. Đó là các hàm XOR và NXOR. Nếu cần các bạn có thể tìm hiểu.

Chú ý :Hình ảnh ở trên tôi tham khảo hình ảnh của trang web nước ngoài để mô tả bài viết.